Архітектура комп’ютера (ч.1)

1. Пристрої апаратного управління в порівнянні з пристроями мікропрограмного управління є:
а) надійнішими;
б) простішими;
в) швидшими.
2. При використанні табличного методу виконання операції y=f(x) в таблицю записується:
а) значення x;
б) значення y;
в) значення f.
3. При непрямій адресації в адресному полі команди вказується:
а) місце розміщення операнда;
б) місце розміщення адреси операнда
в) значення операнда.
4. Програмний лічильник входить до складу:
а) кеш-пам’яті;
б) основної пам’яті;
в) регістрової пам’яті.
5. Одношинна структура процесора у порівнянні з двошинною є:
а) продуктивнішою;
б) простішою;
в) універсальнішою.
6. Регістри регістрового файлу є:
а) апаратно недоступними;
б) програмно недоступними;
в) програмно невидимими.
7. При безпосередній адресації операнд знаходиться:
а) безпосередньо в адресній частині команди;
б) безпосередньо в пам‘яті;
в) в полі коду операції.
8. Пристрій управління формує управляючі сигнали за:
а) вмістом акумулятора;
б) вмістом адресної частини регістра команди;
в) вмістом програмного лічильника.
9. Регістр адреси входить до складу:
а) кеш-пам‘яті;
б) регістрової пам‘яті;
в) пам‘яті програм.
10. При прямій (або абсолютній) адресації в адресному полі команди вказується:
а) місце розміщення операнда;
б) місце розміщення регістра адреси операнда;
в) місце розміщення команди.
11. Однією з чотирох базових структур пристроїв множення двійкових чисел з фіксованою комою є:
а) пристрій множення двійкових чисел з молодших розрядів множеного при нерухомому множеному із зсувом суми часткових добутків.
Б) пристрій множення двійкових чисел з молодших розрядів множника при нерухомому множеному із зсувом суми часток;
в) пристрій множення двійкових чисел з молодших розрядів множника при нерухомому множеному із зсувом суми часткових добутків.
12. Недолік пам‘яті з послідовною вибіркою:
а) мала ємність;

б) значний час доступу до конкретної одиниці інформації;
в) значний час доступу до неконкретної одиниці інформації.
13. При виконанні множення двох операндів однакової розрядності розрядність результату:
а) зменшується вдвічі, порівняно з розрядністю множників;
б) збільшується вдвічі, порівняно з розрядністю множників;
в) є такою самою, як розрядність множників.
14. Командний цикл це:
а) послідовність операцій, необхідних для виконання всіх команд;
б) послідовність операцій, необхідних для виконання однієї мікрокоманди;
в) послідовність мікрооперацій, необхідних для виконання однієї команди.
15. Для процесора комп‘ютера із складною системою команд характерна наступна особливість:
а) виконання команди за безліч тактів;
б) виконання команди за багато тактів;
в) виконання команди за один такт.
16. Чим більша основа порядку чисел з рухомою комою, тим:
а) ширший динамічний діапазон представлення чисел;
б) вища точність обчислень;
в) швидше працює комп‘ютер.
17. Використання таблично-алгоритмічного методу виконання операцій взамін табличного дозволяє:
а) зменшити об‘єм таблиці;
б) підвищити швидкодію;
в) збільшити об‘єм пам‘яті.
18. Причиною використання архітектури типу регістр-регістр є те, що:
а) регістри процесора простіші основної пам‘яті;
б) регістри процесора швидші основної пам‘яті;
в) регістри процесора мають менший об‘єм, ніж основна пам‘ять.
19. Пристрої мікропрограмного управління в порівнянні з пристроями апаратного управління є:
а) швидкими;
б) гнучкішими;
в) надійнішими.
20. Конвеєрне виконання команд дозволяє:
а) зменшити час виконання кожної команди;
б) спростити програмування;
в) зменшити час виконання послідовності команд.

21. **Якщо об’єм пам’яті M слів, кількість виконуваних процесором операцій N і результат записується в комірку m, то яку двійкову форму буде мати триадресна команда множення двох чисел, які знаходяться в k-тій та i-тій комірках основної пам’яті при k=10, i=1030, n=2К, N=107, m=7.**

k=10 – 11 біт,
i=1030 – 11 біт,
M =2К – 2048 байт,
N=107 – 8 біт,
m=7 – 11 біт.

Оскільки пам’ять адресується по 8 або по 16 біт, а номера комірок потребують 11 біт, то формат команди буде такий:

КОП.	Адр1	Адр2	Адр3	
8	16	16	16	= 56 біт
N=107	m=7	k=10	i=1030	
1101011	0000000000000111	0000000000001010	0000010000000110	

22. **Чому дорівнює кількість чисел в таблиці при використанні табличного методу виконання операції y=f(x), де: число x – n-розрядне; число y – m-розрядне.**

Відповідь:

X	Y
000	000000
001	000001
010	000100
011	001001
100	010000
101	011001
110	100100
111	110001

Структура таблиці пристрою



$Q_{ПЗП}=m*2^n$

23. **Які переваги використання вісімкового та шістнадцяткового кодування?**

Особливістю цих систем є зручний перехід до двійкової системи та навпаки. Три двійкових розрядів переводяться в один вісімковий , а чотири двійкових розряди- в один шістнадцятковий.

У разі необхідності переведення чисел із десяткової системи числення у двійкову, переводиться спочатку у вісімкову або в шістнадцяткову, а пізніше по тетрадно або по тріадно переводиться у двійкову.

24. **Які переваги та недоліки конвеєрних операційних пристроїв.**

Ідея конвеєра може бути розповсюджена і на виконання команд.

Виконання команд розбивається на декілька етапів:

1. Формат адреси команди (ФАК).
2. Вибірка команди з пам'яті (ВК).
3. Розшифровка коду операції (РКО).
4. Формування адреси операнду (ФАО).
5. Вибірка операнду з пам'яті (ВО).
6. Арифметичні або логічні операції (АЛО).

Пристрій керування – це блоки які незалежно один від одного і паралельно можуть виконувати вказані 6 етапів.

ЕТАП	**1**	**2**	**3**	**4**	**5**	**6**	**7**	**8**
ФАК	К1	К2	К3	К4	К5	К6	К7	К8
ВК		К1	К2	К3	К4	К5	К6	К7
РКО			К1	К2	К3	К4	К5	К6
ФАО				К1	К2	К3	К4	К5
ВО					К1	К2	К3	К4
АЛО						К1	К2	К3

Час виконання кожного етапу прийнято однаковий. Якщо в конвеєрі арифметичних операцій виконуються паралельно m пар операндів, то в конвеєрі команд виконуються суміщення у часі виконання l операцій. l – число етапів, на які поділено виконання команди. Тобто існує мультиопераційний підхід, який був запропонований Уілсоном в 1951р.

На жаль виграш у продуктивності в l разів практично не можливий тому, що може бути отриманий тільки при виконанні програми безумовних переходів. Наявність умовних переходів зразу порушує роботу конвеєра, та призводить до холостих перебігів конвеєра. Коли за відпрацьованою командою з ознакою результату, потрібно перейти на виконання першої команди з якоїсь іншої, то це викликає необхідність очищення усіх блоків, та завантаження їх дійсною операцією.

У реальних ЕОМ застосовуються різні підходи, які дозволяють визначити ознаки переходу як можна раніше, але зовсім виключити вплив умовних переходів не вдається. Але для певних задач, де мають місце ланцюги команд безумовних переходів, тобто виграш у продуктивності конвеєра команд є значний. Виграш тим більше значний, чим довше ділянки фрагментів програми безумовних переходів, і чим більше передбачається тих блоків керування.

В КС можна одночасно використовувати і конвеєр команд і конвеєр арифметичних операцій, навіть декілька паралельно працюючих конвеєрних команд і арифметичних операцій. В останньому випадку може бути отримана дуже висока продуктивність.

25. **Розглянути чотири базові структури пристроїв множення двійкових чисел з фіксованою комою.**

1. Множення починається з молодшого розряду множника зі зсувом часткових добутків вправо.

$Z_{i+1}=(Z_i+X*Y_{(i)})/2$; *i*-розрядність чисел. X- множене; Y-множник; Z_i- сума добутків. де $Z_0=0$;

СМЧД- суматор часткових добутків; СР-старший розряд, МР-молодший розряд



2. Множення починається з молодшого розряду множника і виконанні зсуву множеного вліво.

$$\begin{cases} X_{i+1} = 2X_i \\ Z_{i+1} = Z_i + X_i * Y_{(i)} \end{cases}$$



3. Множення починачи з старших розрядів множника зі зсувом множеного вправо

$$\begin{cases} Z_{i+1} = Z_i + X_{i+1} * Y_{(n-i-1)} \\ X_{i+1} = \dfrac{X_i}{2} \end{cases}$$



4. Множення починаючи з старших розрядів множника при зі зсувом суми часткових добутків вліво.

$Z_{i+1}=2*Z_i+X*Y_{(n-i-1)}$, де $Z_0=0$; $Zn=Z=X*Y$;



26. **Які недоліки двохшинної структури комп'ютера з обміном через процесор.**

Двохшинна структура комп'ютера з обміном через процесор:



Недоліком цієї структури є те, що процесор витрачає свій час на виконання операцій введення і виведення інформації, безпосередньо працюючи з пристроями введення-виведення, які в більшості випадків є значно повільнішими порівняно з ним, що знижує ефективність роботи з комп'ютера.

27. **Як знаходиться адреса операнда при використанні відносної адресації (або базування). Навести приклад.**

Адресна частина містить два поля: 1-адреса регістра із регістра памяті в якому зберігається база; 2-зберігається зміщення шляхом їх додавання формується виконавча адреса команди.



Дозволяє працювати з операндами із деякого сигмента памяті не змінюючи бази.

Основна перевага відносної адресації, це скорочення довжини команди за рахунок зменшення її адресної частини

28. **Що вказується в адресному полі команди при прямій (або абсолютній) адресації. Навести приклад.**

В адресному полі вказується місце роозміщення операнда





29. **Обгрунтувати, чому дорівнює найбільша довжина конвеєра конвеєрного операційного пристрою.**

Найбільша довжина конвеєра конвеєрного операційного пристрою дорівнює кількості P ярусів алгоритму. Такий конвеєрний операційний пристрій має найвищу частоту, яка може бути досягнута при апаратній реалізації заданого конкретизованого потокового графу алгоритму.

30. **Яка структура мікрокоманди при вертикальному мікропрограмуванні. Навести приклад.**

При вертикальному мікропрограмуванні мікрооперація визначається двійковим кодом, який міститься в операційній частині мікрокоманди. Кількість розрядів операційної частини – $mo=int(\log_2 m)$

Адреса наступної мікрокманди	Код умов	Код мікрооперації

Цей метод дозволяє більш ефективно використовувати поля мікрокоманди, тобто команда є коротшою, а обєм памяті меншим і потребує меншої кількості розрядів в операційній частині мікрокоманди. Проте при цьому непотрібно використовувати дешифратор. При вертикальному кодуванні в мікрокоманді вказується лише одна мікрооперація, що приводить до збільшення довжини мікропрограм.

Приклад.

Нехай мікропрограма виконання операції містить 22 мікрооперації. В алгоритмі виконання операції на певному кроці можливе одночасне виконання 4 мікрооперацій. При вертикальному мікропрограмуванні буде виділено 5 бітів ($int(\log_2 22=5)$) в операційній частині мікрокоманди. Мікропрограмування буде полягати у вказуванні двійкового коду мікрооперації. В мікрокоманді буде вказана тільки одна мікрооперація.